Verilog语法请教
来源:学生作业帮 编辑:神马作文网作业帮 分类:数学作业 时间:2024/11/14 01:45:27
Verilog语法请教
在8bit BCD码计数器count60设计实例中我看以这样一句话
assign cout = ((qout==8'h59)&cin)?1:0;
其中cout为计数达60输出,qoout为计数输出.希望能给我解释一下那条语句的语法点、.
在8bit BCD码计数器count60设计实例中我看以这样一句话
assign cout = ((qout==8'h59)&cin)?1:0;
其中cout为计数达60输出,qoout为计数输出.希望能给我解释一下那条语句的语法点、.
首先,最外面的一层就是verilog中的唯一的三目运算各个符,:
这句的意思是:如果qout=59,并且cin=1的话,cout=1,否则cout=0
&在这里是逻辑与运算,必须前后都为1时结果才会视为1,:的意思就是如果问号前的逻辑值为1,则取问号与冒号之间的数,否则就取冒号后的数
这句的意思是:如果qout=59,并且cin=1的话,cout=1,否则cout=0
&在这里是逻辑与运算,必须前后都为1时结果才会视为1,:的意思就是如果问号前的逻辑值为1,则取问号与冒号之间的数,否则就取冒号后的数