今有4级指令流水线,分别完成取指、指令译码并且取数、运算、送结果四步操作.
来源:学生作业帮 编辑:神马作文网作业帮 分类:数学作业 时间:2024/09/25 14:24:35
今有4级指令流水线,分别完成取指、指令译码并且取数、运算、送结果四步操作.
假设完成各步操作的时间依次为15ns,17ns,16ns,15ns.请问:
(1) 流水线操作的时钟周期应设计为多少?
(2) 若相邻两条指令I和I+1是:ADD R1,R3和SUB R3,R5.前者完成 (R1)+(R3) → R3的操作;后者完成 (R3) - (R5) → R5的操作,问是否发生数据相关?假设在硬件上不采取措施,那么第I+1条指令要推迟多少时间进行?
(3) 如果在硬件设计上加以改进,至少需推迟多少时间?
有一个具有20位地址和32位字长的存储器,由256K×8位DRAM芯片构成.问
1)该存储器能存储多少个字节的信息?
2)总共需要多少DRAM芯片?需要多少位地址作芯片选择?
3)画出该存储器的组成逻辑框图.
假设完成各步操作的时间依次为15ns,17ns,16ns,15ns.请问:
(1) 流水线操作的时钟周期应设计为多少?
(2) 若相邻两条指令I和I+1是:ADD R1,R3和SUB R3,R5.前者完成 (R1)+(R3) → R3的操作;后者完成 (R3) - (R5) → R5的操作,问是否发生数据相关?假设在硬件上不采取措施,那么第I+1条指令要推迟多少时间进行?
(3) 如果在硬件设计上加以改进,至少需推迟多少时间?
有一个具有20位地址和32位字长的存储器,由256K×8位DRAM芯片构成.问
1)该存储器能存储多少个字节的信息?
2)总共需要多少DRAM芯片?需要多少位地址作芯片选择?
3)画出该存储器的组成逻辑框图.
答:
(1)、流水线操作的时钟周期应设计为17ns;
(2)、若相邻两条指令i和i+1是:addr1,r3和 sub,r3,r5.前者完成 (r1)+(r3) → r3的操作;后者完成 (r3) - (r5)的操作,则发生数据相关,假设在硬件上不采取措施,那么第i+1条指令要推迟多少时间进行两个时钟周期即34ns进行.
(3)、如果在硬件设计上采用内部向前的技术加以改进,则可不延迟.
(1)、流水线操作的时钟周期应设计为17ns;
(2)、若相邻两条指令i和i+1是:addr1,r3和 sub,r3,r5.前者完成 (r1)+(r3) → r3的操作;后者完成 (r3) - (r5)的操作,则发生数据相关,假设在硬件上不采取措施,那么第i+1条指令要推迟多少时间进行两个时钟周期即34ns进行.
(3)、如果在硬件设计上采用内部向前的技术加以改进,则可不延迟.
急!求教台达PLC做浮点数运算的时候,为什么DINT指令取值结果为K0呢?
分别指出下列指令中源操作数和目的操作数的寻址方式
计算机怎么识别指令与操作数
用移位指令完成:34H*20(无符号数),结果存放在AX中
汇编语言程序设计 用16位乘法指令完成32位无符号数的乘法(结果64位)使用MUL指令,完成双字无符号
计算机执行一条指令的步骤是什么?指令的构成 操作码和操作数 指令码 操作数地址
计算机组成原理的题目假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的.已知微指
计算机操作数指令的长度怎么计算?
加法指令中 OF标志如果两个运算数符号不一样,结果OF是0还是1?
指令流水线的加速比是如何计算出来的?
指出下列指令中源操作数和目的操作数的寻址方法
传送指令中原操作数和目的操作数可以同时使用@符号吗