五．利用74LS161和与非门构成十二进制加法计数器,画出原理图和状态图.(

译码器的资料要看清楚,输入端的逻辑为非是000,001,010,011,100,101,110,111,那么输出端相应的会给出对应的输出逻辑电平.

说清楚点啥问题都没看懂F到底是什么呀这个总要说嘛你的00A指的是什么呀输入么

分为十位和个位两个部分,将十位的Q1与个位的Q2相与,个位的Q3和Q0相与,再将它们的结果相或,接到清零端,如果是低有效需要取反.(Q1(SHI)*Q2)+(Q3*Q0)

新手,注册的,不能上传图片,就给你说说吧：如果利用74160来做的话,可以这样考虑,24=2*10+4,利用2片74160做,第一片使能端接高,第二片使能端接第一片的进位端,两片D0~D3都接地,然后

你好：我才用同步置数法,74ls161和一个两路与非门搭出的四进制计数器.希望我的回答能帮助到你.

74LS161是16进制计数器,对于60进制（0-59）由于不是素数,故可以有四种方法.串接,并接,整体置数和整体置零.现在介绍一种最实用简单的方法,整体置数法.59=16*3+11,故需要使用两个7

LIBRARYIeee;USEieee.std_logic_1164.ALL;USEieee.std_logic_unsigned.ALL;ENTITYcount24ISPORT(en,clk:INS

161是模16的.一片没法弄吧~一般用390芯片,可以实现100以内任意模值计数器60==01100000将第二个,第三个输出用与非门实现清0

要俩片161!一个做低片~一个做高片!低片的要10（0~9）进制!应为161是16进制的~所以用个与非门从Q3,Q1引入与非门,出来到CR清零端.（Q3~Q0是高位到低位）,10的BCD码字是1010

你可以设计一个倒计时的电路呀,比如说,一上电就显示100,然后,开始倒计时,到0就停下来.这就会让你用到好多以前学过的东西了.

门电路的集成块,相当便宜,一般都在几毛钱.没必要使用分立元件制作——分立元件实在麻烦、成本高、可靠性差、耗电.很多门电路可以使用三极管搭接,根据其原理自己弄吧!

见以下链接：是一张图片,下载(点击页面中间的“点击此处下载”）后即可看到,54KB.花了一个多小时.

双输入与非门：Y＝A·B（注意,由于baidu自身输入问题,在“A·B”的上面还有一条横线,表示“非”,即取反）三输入与非门：Y＝A·B·C（注意,由于baidu自身输入问题,在“A·B·C”的上面还

与非门3个输入端就是3个输入量与后非.然后从电路结构分析,左片为低位计数器,右片为高位计数器,左片内计数16次进位一次,右片则计数一次,当右片计数3次和左片计数一次后,此时正好49次,因为74LS16

高速CMOS--六反相器.对称的传输延迟和转换时间相对于LSTTL逻辑IC,功耗减少很多HCTypes-工作电压：2V到6V-高抗扰度:NIL=30%,NIH=30%ofVCCatVCC=5VHCTT

这两个芯片，置数的操作，不是同时进行的。所以《方法2》的分析，是正确的。左边的芯片，实际上是7进制。右边的芯片，实际上是9进制。级联后，就是63进制。《方法1》的分析，适用于同时置数。

教育的目的是学以致用，把一个先进的同步计数器构成异步的分频器，连时钟相位也不同，还要加反相器，题目本身就是不妥的！我忍不住要说脏话了！这样的题目会误导学生的！同步计数器的精髓是“先进位”的概念，就是计

本图为同步置数：外挂的二输入与非门的两个输入端取自Q0、Q3,即当计数满9（AH）和15（FH）才会同时为1,输出变为0,但输出端并未接到74161的复位端,所以不是清零的功能.换句话说,这个与非门有

首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器.全加器有3个输入端：a,b,ci；有2个输出端：s,co.与3-8译码器比较,3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出

二输入与非门逻辑功能Y=/AB1.输入A2,B2,(分别为00,01,10,11),输出Y2为,1,(分别为1,1,1,0),同理输入A3,B3;A4,B4,输出Y3,Y4分别为（1,1,1,0）非门